[求助]关于verilog工作速率的估计

参考QUARTUS软件里面的时序分析，分析完了会有最大工作频率的显示。

【 在 chrischen25 的大作中提到: 】 : 参考QUARTUS软件里面的时序分析，分析完了会有最大工作频率的显示。 O，用QUARTUS有一年了，还从来没注意这点额。。。

【 在 chrischen25 的大作中提到: 】 : 参考QUARTUS软件里面的时序分析，分析完了会有最大工作频率的显示。 您的意思是说将Modelsim和Quartus联合使用是不是啊？

在全编译之后会有一个摘要....灰色的底色上面是逻辑资源的使用等等 左边的列表里面有个Timing Analyzer文件夹 里面就有相关的数据，当然可以在Setting->Timing analysis setting里面设置相关的参数 可以在刚才的文件夹里找到对应的fmax的数值 如果slack列是N/A或者负数 说明该时钟速度无法达到。 有时候如果设计频率达不到的话 需要优化一下设计和利用LogicLock优化一下下

忘了说在这之前需要在Timing analysis setting->Classic Timing analysis里面设定一下需要的最高频率 这样就可以计算slack来直观的看出是否达到了设计频率

【 在 cordialz 的大作中提到: 】 : 忘了说在这之前需要在Timing analysis setting->Classic Timing analysis里面设定一下需要的最高频率 这样就可以计算slack来直观的看出是否达到了设计频率 这个最高频率是设定的啊， 我一直以为是软件照着电路算出来的呢。

设定的是工作频率 Timing 分析后会得出最高频率 然后给你分析一下 是否能达到你设定的工作频率 比如你的系统想工作在200Mhz 你就输入个200M 假设你设计的很好 他就会显示fmax非常大 比如300M 或者400M 然后slack值显示一个正数 表示裕度值为正 也就是实际能运行的频率比你预想的要高 .....如果显示为负值 对应的fmax可能就是100M之类的 就说明你的设计不成功 实际电路速度达不到100Mhz 这个分析分析的是锁存器触发器之间的延时情况 相当于将你的描述语言转成了RTL级的描述之后 进行了一下延时计算 计算原理和手工计算没有太大区别吧....

【 在 ghy 的大作中提到: 】 : : 【 在 cordialz 的大作中提到: 】 : : 忘了说在这之前需要在Timing analysis setting->Classic Timing analysis里面设定一下需要的最高频率 这样就可以计算slack来直观的看出是否达到了设计频率 : ................... 在做时序分析的时候，你提供这个最高频率值，会帮助软件分析时序，最后的值是软件算出来的，所以并不是你设定的最高频率为多少，就一定能达到。时钟频率设置最好为实际时钟的110%，据说是工程师的出来的经验值。

【 在 chrischen25 的大作中提到: 】 : 在做时序分析的时候，你提供这个最高频率值，会帮助软件分析时序，最后的值是软件算出来的，所以并不是你设定的最高频率为多少，就一定能达到。时钟频率设置最好为实际时钟的110%，据说是工程师的出来的经验值。 那实际时钟是说外部时钟，还是内部实际工作频率的估计值啊？