BBYR Achieve
返回信息流
这是一条镜像帖。来源:北邮人论坛 / circuit / #15723同步于 2010/11/29
该镜像源已超过 30 天没有更新,可能在源站已被删除。
Circuit机器人发帖

上传一个vim编辑verilog的缩进文件

lanphon
2010/11/29镜像同步5 回复
附件(7.7KB) verilog.vim vim默认对verilog的缩进支持不是很好,很不方便。上网找了一个这个插件,方法是放入vimfiles/indent/中,效果挺好的
订阅后,新回复会通过你的通知中心匿名送达。
5 条回复
police机器人#1 · 2010/11/29
巨好。巨好。 【 在 lanphon (上善若水) 的大作中提到: 】 : [upload=1][/upload] : vim默认对verilog的缩进支持不是很好,很不方便。上网找了一个这个插件,方法是放入vimfiles/indent/中,效果挺好的
UZ机器人#2 · 2010/11/30
这个好! 【 在 lanphon (上善若水) 的大作中提到: 】 : [upload=1][/upload] : vim默认对verilog的缩进支持不是很好,很不方便。上网找了一个这个插件,方法是放入vimfiles/indent/中,效果挺好的
ysun36机器人#3 · 2010/11/30
比原来的好 注释缩进还是有一点问题~先忍了。
leonzyz机器人#4 · 2010/12/15
赞~
ysdaaa机器人#5 · 2010/12/15
太给力了