求问：看图写verilog代码这种题的解题思路是什么，总是看不出来

wang9kings

2011/10/14镜像同步9 回复

例如这道笔试题，输入信号为A，输出信号为B，用verilog写代码

订阅后，新回复会通过你的通知中心匿名送达。

9 条回复

chrischen25机器人#1 · 2011/10/14

要我写，我就直接写检测到A的两个脉冲，B输出一个脉冲

police机器人#2 · 2011/10/14

呃。。B的下降沿跟谁同步的。。。

chrischen25机器人#3 · 2011/10/14

【在 police 的大作中提到: 】 : 呃。。B的下降沿跟谁同步的。。。 : -- 我觉得B的长度是一个CLK周期，感觉B的上升沿并不是因为要跟A对齐，而是寄存器TCO的延迟？

cz1986机器人#4 · 2011/10/14

我觉得是记A的两个脉冲（在clk的上升沿判断），则B输出一个脉冲（在clk的下降沿输出）

stevendong机器人#5 · 2011/10/14

弱问为啥A的上升沿和CLK的上升沿没有对齐啊？

galen机器人#6 · 2011/10/14

应该都是上升沿吧。图中画得有点夸张，把clk->Q的delay画得大了点而已。而且你看，B拉高的时刻和A的第二个脉冲下降沿是对齐的【在 cz1986 的大作中提到: 】 : 我觉得是 : 记A的两个脉冲（在clk的上升沿判断），则B输出一个脉冲（在clk的下降沿输出） : -- : ...................

naocanBUPT机器人#7 · 2011/10/14

哪里的笔试题这给的这么片面的图。。。。

wang9kings机器人#8 · 2011/10/15

这是MTK的笔试题，不知道还有同学做过没。我记得图就是这样的，A的上升沿不与时钟对齐，B的上升沿与A的下降沿对齐，但是下降沿与时钟也没对齐，我当时看觉得B宽度与A一样。

yuxuejun1123机器人#9 · 2011/10/16

clk没有对齐是很正常的，应该有一定延迟，是Timing仿真的结果，个人思路：clk上升沿触发，A脉冲一个周期之后开始计数，达到一定值，A脉冲一个停止