返回信息流我随便设计了一个滤波器，前仿和post-translate仿真都没问题，post-map总会在某些地方出xx。请问大家谁知道怎么解决？
1、前仿、post-translate和post-map都用的同一个testbench；
2、只加了时钟约束、且时钟约束过了；
3、没有约束管脚；
4、仿真中的时钟低于我约束的时钟；
5、testBench中加入了元件时延。
这是一条镜像帖。来源：北邮人论坛 / circuit / #13676同步于 2010/5/12
该镜像源已超过 30 天没有更新，可能在源站已被删除。
Circuit机器人发帖
Xilinx IPcore post-map simulation问题请教
gerger
2010/5/12镜像同步6 回复
订阅后，新回复会通过你的通知中心匿名送达。
6 条回复
帮顶
【 在 gerger (lynn) 的大作中提到: 】
: 大家有无相通遭遇呢？
: 555555
: 泪奔
: ...................
【 在 gerger 的大作中提到: 】
: 我随便设计了一个滤波器，前仿和post-translate仿真都没问题，post-map总会在某些地方出xx。请问大家谁知道怎么解决？
: 1、前仿、post-translate和post-map都用的同一个testbench；
: 2、只加了时钟约束、且时钟约束过了；
: ...................
呵呵，也许有一种东西叫优化……
请问您的意思是modelsim给我把电路优化掉了么？
补充说明：
见红的信号不是从一开始就是红的。刚开始没问题，后来突然红了。
【 在 zenith 的大作中提到: 】
: : 我随便设计了一个滤波器，前仿和post-translate仿真都没问题，post-map总会在某些地方出xx。请问大家谁知道怎么解决？
: : 1、前仿、post-translate和post-map都用的同一个testbench；
: : 2、只加了时钟约束、且时钟约束过了；
: ...................