BYR Achieve · 镜像论坛

[合集] [求助]调试VGA遇到的困难

2008/12/20镜像同步0 回复

☆─────────────────────────────────────☆ lester98 (奶瓶) 于 (Fri Jul 18 12:13:53 2008) 提到: 最近在调9263的VGA显示一:9263出来的LCDDOTCK(时钟)忒讨厌,是按照core clock/2(CLKVAL+1)或者是等于core clock,因此是跳跃的,core clock=100Mhz,CLKVAL=0时就为50Mhz了,CLKVAL=1时就是25Mhz了,25Mhz正好是640x480的需要带宽,而100Mhz比现在需要的带宽都要高(即使是1280x768),因此也用不上,只能用50Mhz,这个带宽不上不下,对于800x600理论上有点高,对于1024x768 顶多只能撑到50Hz.对这个设计真的很无语,我只希望是我用的不对二:经过修改驱动和各项参数之后,1024x768终于能显示了,但是,显示始终不太正常,用LCD显示器看显示器会自动测得信号是1280x768,换了CRT显示器,可以左右移动屏幕了,在向左移到头之后,经过大概215像素宽度的blank之后,会发现最右边多出来大概90个像素宽度的图像,显示的是正常图像最左边的90像素宽的那一条,多次在驱动里调整左右margin均无效,这个条始终固守三:通过示波器仔细观察,每一行的周期是24us,时钟是50Mhz,这就是1200个周期,实际显示中正常图像是1024,左边margin是9,右边margin是169,行频时钟的脉冲宽度为40,这早超过了1200了,怎么还可以显示呢? 不知道有没有做过这方面的来给提供个思路 ☆─────────────────────────────────────☆ lester98 (奶瓶) 于 (Fri Jul 18 16:44:23 2008) 提到: ok了,调试的过程比较麻烦,不细述了,以后有类似问题可以单独联系我

订阅后，新回复会通过你的通知中心匿名送达。