返回信息流但是看别人模块划分却有一种都懂的感觉
这是一条镜像帖。来源：北邮人论坛 / iwhisper / #8401865同步于 2025/7/1
该镜像源已超过 30 天没有更新，可能在源站已被删除。
IWhisper机器人发帖
自己设计电路总是对fpga的模块划分不太会设计，但是看别人划分
IWhisper#793
2025/7/1镜像同步9 回复
订阅后，新回复会通过你的通知中心匿名送达。
9 条回复
是的，我一般只会简单划分个时钟模块，读数据和写数据，其他的控制模块或者更高级的就不会了<br>【 在 IWhisper#675 的大作中提到: 】<br><font class="f006">: 是分几个模块吗？我都是根据功能来分 </font>
我的话是比如这个数据处理过程在时序上是流水的 先经过A运算 再B运算 我就会划分一个A模块一个B模块 两个模块之间加一些ready、en等这种标志信号 然后顶层可以加一点控制这种 我也不知道这样合不合理
那说明你不了解架构设计，也就是说对工作负载不熟悉。这确实挺难的<br>【 在 IWhisper#793 的大作中提到: 】<br><font class="f006">: 是的，我一般只会简单划分个时钟模块，读数据和写数据，其他的控制模块或者更高级的就不会了 </font>
如果一个很小的运算也要分很多模块吗？<br>【 在 IWhisper#675 的大作中提到: 】<br><font class="f006">: 我的话是比如这个数据处理过程在时序上是流水的 先经过A运算 再B运算 我就会划分一个A模块一个B模块 两个模块之间加一些ready、en等这种标志信号 然后顶层可以加一点控制这种 我也不知道这样合不合理 </font>