有偿求助芯片设计怎么做，systemc语言

systemc不是用来验证的吗？我接触过的流程是用systemc做器件的算法模型和比特模型，然后用这些模型给出器件的每一拍的寄存器的状态

而且验证，除非你们的项目就是用systemc搭建的，因此历史资源丰富（或者说积重难反），否则建议直接上uvm

总之systemc就我接触过的来说，是做不了前端设计的,因为前端设计需要对应语言的工具。并且，虽然我对前端的了解仅限于数字前端，但是我还是想建议下，如果你想做的项目涉及到带着cpu核的soc，比如带着ai加速核的嵌入式处理器之类的东西，那也许可以试下用chipyard和chisel这类的verilog生成器，虽然我个人觉得这类生成器所生成的代码并不太好验证，但是对于不追求量产的学术项目来讲还是可以用下的。