返回信息流输入脉冲沿时钟频率为1MHz，脉冲时钟的高电平时间300ps，
需要处理后经过，在脉冲时钟上升沿到达时，FPGA进行相应处理。
该时钟是作为通信链路中的同步时钟。需要怎么处理？
这是一条镜像帖。来源：北邮人论坛 / circuit / #21563同步于 2012/10/31
该镜像源已超过 30 天没有更新，可能在源站已被删除。
Circuit机器人发帖
求教，怎么处理脉冲沿时钟触发，高电平300ps
leilei226
2012/10/31镜像同步12 回复
订阅后，新回复会通过你的通知中心匿名送达。
9 条回复
【 在 zj2009 的大作中提到: 】
: 上升沿速度在100ps左右，感觉一般的FPGA的IO采不到这脉冲始终
100ps是10M么？
应该可以的吧。。。
我记得写过的频率计测100M都可以。。。
100ps是10G好不，你再算算
【 在 mourny 的大作中提到: 】
: 100ps是10M么？
: 应该可以的吧。。。
: 我记得写过的频率计测100M都可以。。。
100ps的上升下降沿是能到5G吧
1Hz的信号也可以有100ps的上升沿=。=
PS。看不懂你要干啥。。。
【 在 leilei226 (leilei) 的大作中提到: 】
: 100ps是10G好不，你再算算
这个脉冲时钟的正脉宽时间只有300ps，现在要用FPGA检测这个脉冲的到达，作为通信同步时钟，现在FPGA检测不出来这个脉冲
【 在 police 的大作中提到: 】
: 100ps的上升下降沿是能到5G吧
: 1Hz的信号也可以有100ps的上升沿=。=
:
: ...................
我错了
原来是脉宽太小了。。。
据说可以用TDC来做。。不过我也没做过。。。
【 在 leilei226 (leilei) 的大作中提到: 】
: 这个脉冲时钟的正脉宽时间只有300ps，现在要用FPGA检测这个脉冲的到达，作为通信同步时钟，现在FPGA检测不出来这个脉冲
找了些超高速的D触发器，比如Hittite的D触发器，上升沿触发时间可达20ps，速度到32G，问题是它输入输出是差分形式，不知道怎么接。。。
【 在 police 的大作中提到: 】
: 我错了
: 原来是脉宽太小了。。。
:
: ...................
这种高速的一般都是差分的
倒是有ttl到lvds或者cml之类的做法。。。
ps。拿这个信号做D触发器的时钟来采数据么。。
FPGA那面还得有个同步时钟吧。。。
【 在 leilei226 (leilei) 的大作中提到: 】
: 找了些超高速的D触发器，比如Hittite的D触发器，上升沿触发时间可达20ps，速度到32G，问题是它输入输出是差分形式，不知道怎么接。。。