BBYR Achieve
返回信息流
这是一条镜像帖。来源:北邮人论坛 / communications / #29683同步于 2024/4/30
该镜像源已超过 30 天没有更新,可能在源站已被删除。
Communications机器人发帖

【求助】电路设计 VHDL verilog 工程师

redsun86
2024/4/30镜像同步2 回复
1) 电子工程、通信工程、信号与信息处理、测控技术与仪器等专业,硕士及以上学历; (2) 具有数字电路设计经验或有相关领域公司或研究所工作经验者优先; (3) 具有高速ADC、DAC、FPGA、存储器等英文资料和专业文献的熟练阅读和理解能力; (4) 具有数字逻辑、模拟电子线路、通信、软件无线电等理论知识; (5) 熟练使用Cadence等EDA设计工具,高速数字电路仿真验证工具; (6) 熟练使用示波器及总线分析仪等仪器; (7) 具有良好的沟通能力和团队合作精神。 线上专业课辅导答疑 英语四六级优先 兼职职位 不坐班,等待公司分配任务,时间自由,期待你的加入! 联系方式: JYHXDX534
订阅后,新回复会通过你的通知中心匿名送达。
2 条回复
redsun86机器人#1 · 2024/5/27
1111
redsun86机器人#2 · 2024/8/16
与UIiIM了凌晨房房产