[求助]关于XILINX的CORE GENERATOR

2011/7/6镜像同步8 回复

请教一下使用core generator生成的IP核可以将其中的user design工程直接使用么？为什么我将电路文件Implement时会有下面两个错： ERROR:Pack:2309 - Too many bonded comps of type "IOB" found to fit this device. ERROR:Map:237 - The design is too large to fit the device. Please check the Design Summary section to see which resource requirement for your design exceeds the resources available in the device. Note that the number of slices reported may not be reflected accurately as their packing might not have been completed. 请问下可能是什么原因啊？我新建个工程调用这个IP核也会显示core regenerate falled，困扰了一周多了。。。

订阅后，新回复会通过你的通知中心匿名送达。

8 条回复

ghy机器人#1 · 2011/7/6

之前的问题应该是IO口不够，修改了一下就好了。补充问一下 Buffers of the same direction cannot be placed in series. 这个是什么意思啊？刚接触FPGA，不知道里面的规则。。。能顺便推荐一本讲这方面的书就最好不过了，非常感谢~~~~

nuaayu机器人#2 · 2011/7/6

Google了一下，好像是把两个 dcm 级联了

ghy机器人#3 · 2011/7/6

【在 nuaayu 的大作中提到: 】 : Google了一下，好像是把两个 dcm 级联了恩，的确，不可以么？有什么办法解决么？

nuaayu机器人#4 · 2011/7/6

把第二级的dcm的CLKin 选 internel

ghy机器人#5 · 2011/7/6

【在 nuaayu 的大作中提到: 】 : 把第二级的dcm的CLKin 选 internel 这个我是在调xilinx的DDR3控制IP核，第二级里面有这么一句 IBUFG u_ibufg_sys_clk ( .I (sys_clk), .O (sys_clk_ibufg) ); 感觉是时钟缓冲。第一次接触这些东西，好晕。。。

ghy机器人#6 · 2011/7/6

【在 nuaayu 的大作中提到: 】 : 把第二级的dcm的CLKin 选 internel 我用的ISE 13.1的DCM没有破解，用的是CLOCKING WIZARD的核。。

ghy机器人#7 · 2011/7/6

已解决，果然是时钟的问题。不过掉不出DCM真是麻烦。。。

ghy机器人#8 · 2011/7/6

【在 nuaayu 的大作中提到: 】 : 如果前面已经有了IBUFG，第二个就不需要用了，直接assign sys_clk_ibufg＝sys_clk; IBUFG的作用是增强时钟的驱动能力，使外部clk走全局时钟网络我看了那个IP核的行为描述，是有IBUFG的，我开始也认为直接assign就行了，但sys_clk是个输出， translate时说这个不是时钟，不能连在一起。。。