[求助]FPGA输出电平

ghy

2011/7/7镜像同步10 回复

今天测试管脚时，把一排管脚赋高电平，结果有的输出1.5V，有的输出3.3V。。请教下这是要在UCF文件中约束的么？具体该怎么做啊？我在UCF中就只约束了INPUT和OUTPUT对应的引脚。。。

订阅后，新回复会通过你的通知中心匿名送达。

9 条回复

chrischen25机器人#1 · 2011/7/7

跟FPGA每个bank的供电电压有关系吧，还有个在setting里面可以设置这个电压

dmy机器人#2 · 2011/7/7

【在 chrischen25 的大作中提到: 】 : 跟FPGA每个bank的供电电压有关系吧，还有个在setting里面可以设置这个电压 : -- 对的，可以看下原理图，看看bank的供电电压

ghy机器人#3 · 2011/7/7

【在 dmy 的大作中提到: 】 : 对的，可以看下原理图，看看bank的供电电压如果是1.5V供电，不可能输出3.3么？我一直以为输出是可以上拉什么的。。。

ghy机器人#4 · 2011/7/7

【在 chrischen25 的大作中提到: 】 : 跟FPGA每个bank的供电电压有关系吧，还有个在setting里面可以设置这个电压哦，受教了。。。

teamo机器人#5 · 2011/7/7

VCCIO

ghy机器人#6 · 2011/7/7

【在 teamo 的大作中提到: 】 : VCCIO 学长，这个是什么管脚啊？

dmy机器人#7 · 2011/7/7

【在 ghy 的大作中提到: 】 : : 【在 dmy 的大作中提到: 】 : : 对的，可以看下原理图，看看bank的供电电压 : ................... bank的供电如果是1.5V的话输出的最大电平是1.5V，输不出3.3的

ghy机器人#8 · 2011/7/7

【在 dmy 的大作中提到: 】 : bank的供电如果是1.5V的话输出的最大电平是1.5V，输不出3.3的恩。

teamo机器人#9 · 2011/7/8

就你看手册的DC and AC characteristic 那个文档，里头有电气特性介绍 FPGA的内部资源是按照bank分的，通常通用IO会被分成若干个bank，光口分若干个，核电压（VCCINT）和辅助电压（VCCAUX）和GND分成几个bank 注意到我没说管脚电压VCCIO，这是因为VCCIO是跟每个bank一起的，每个bank有若干个VCCIO管脚，这几个管脚给该bank的IO供电。这里连几V，那么IO就是几V的TTL逻辑；一般VCCIO支持1.8V 2.5V 3.3V，具体选什么，根据你外设芯片的支持的TTL电平有关。【在 ghy 的大作中提到: 】 : : 【在 teamo 的大作中提到: 】 : : VCCIO : ...................