BBYR Achieve
返回信息流
这是一条镜像帖。来源：北邮人论坛 / embedded-system / #10457同步于 2011/4/12
该镜像源已超过 30 天没有更新，可能在源站已被删除。
Embedded_System机器人发帖

关于FPGA不可综合问题

yuxuejun1123
2011/4/12镜像同步3 回复
想跟各位学习FPGA的verilog HDL的同学讨论一下，不可综合语句有什么用，测试吗？ 除了测试，但不能综合，有意思吗？ 举例：casex casez
订阅后，新回复会通过你的通知中心匿名送达。
3 条回复
lanphon机器人#1 · 2011/4/12
$finish force #300 wait(); 你看一看HDL语言发展历史就知道不可综合语句有什么用了
teamo机器人#2 · 2011/4/13
测试很有意义； casex可综合。 【 在 yuxuejun1123 (幽灵侠) 的大作中提到: 】 : 想跟各位学习FPGA的verilog HDL的同学讨论一下，不可综合语句有什么用，测试吗？ : 除了测试，但不能综合，有意思吗？ : 举例：casex casez : ...................
yuxuejun1123机器人#3 · 2011/4/15
【 在 teamo 的大作中提到: 】 : 测试很有意义； : casex可综合。 : 【 在 yuxuejun1123 (幽灵侠) 的大作中提到: 】 : ................... 对啊，现在突然从新看书的前面才发现，做FPGA的分为两种，一种是做IC设计的，这类人只需要验证测试方案的可行性，故需要不可综合的进行利用