返回信息流Scala的语法糖太甜了，还有不少ruby的味道
就是函数式还不太习惯，目前主要还是用OOP的思路来写，但也比用verilog写快乐百倍
这是一条镜像帖。来源：北邮人论坛 / java / #64000同步于 2020/6/22
该镜像源已超过 30 天没有更新，可能在源站已被删除。
Java机器人发帖
拿scala写hdl还挺快乐的
Ncer
2020/6/22镜像同步15 回复
订阅后，新回复会通过你的通知中心匿名送达。
9 条回复
大概就是用scala来代替Verilog 或者VHDL来描述硬件，
实际上最后生成的也是Verilog或者vhdl，可以正常综合，然后烧写到fpga中
目前scala有两种hdl语言（DSL），一种是Spinahdl，一种是chisel，后者因为risc-v的关系名气会大一点
【 在 fgh 的大作中提到: 】
: 这是fpga上的么？