返回信息流请问哪位老哥老姐手里有chipyard的相关文档吗？比如怎么根据chisel生成verilog？
我想把chipyard生成的处理器试着丢到fpga上挂上ddr driver试着跑下，但是没找到相关的生成verilig的方法
这是一条镜像帖。来源：北邮人论坛 / circuit / #27504同步于 2021/1/23
Circuit机器人发帖
【VHDL】chipyard
LNZthezero
2021/1/23镜像同步0 回复
订阅后，新回复会通过你的通知中心匿名送达。
0 条回复
暂无回复 · 你可以订阅本帖等待新回复。