返回信息流RT
假设有一个好大的项目（真正做东西的话，上个十几M的verilog文档很正常），给定一个模块名称，有没有什么工具可以递归查找此模块引用的所有子模块？
更高点儿的要求，要求找出在实例化的名字，并绘制树状图。
有没有这样的工具？？？见有一些SPEC书中前端部分都给一个architecture，ascii绘制的树状图也蛮漂亮的，但不知道用什么工具画出来的。应该有工具吧，纯粹手工画，会死人的。。。。
这是一条镜像帖。来源：北邮人论坛 / circuit / #15506同步于 2010/11/16
该镜像源已超过 30 天没有更新，可能在源站已被删除。
Circuit机器人发帖
verilog中查找关于模块引用的问题
lanphon
2010/11/16镜像同步2 回复
订阅后，新回复会通过你的通知中心匿名送达。