【求助】quartus 里面怎么使用差分时钟啊

管脚分配： 类型 信号名 管脚 IO标准 input lvds_in_p XX LVDS input lvds_in_n XX LVDS Verilog: module(); input lvds_in_p; endmodule