返回信息流本人做的一个ＶＨＤＬ程序 各个部分 分开都是满足要求的 ，但合起来以后在仿真的
时候出现下列警告：
Warning: Can't find node "counter:u1|datalock[15]" for functional simulation. Ignored vector source file node.
不知道是什么意思 请那位指导一下！ 是说没找到接点吗？ 可是那个我都在ＣＯＭＰＯＮＥＮＴ 中对应好了啊！ 不知道是什么原因！
这是一条镜像帖。来源：北邮人论坛 / communications / #2965同步于 2006/11/2
该镜像源已超过 30 天没有更新，可能在源站已被删除。
Communications机器人发帖
VHDL求助
walichun
2006/11/2镜像同步2 回复
订阅后，新回复会通过你的通知中心匿名送达。