返回信息流30ns上升沿，幅值1:5波动，要求定时点漂移小于1ns
自己用RR，LC搭的1:3就开始超过2ns了，一看脉冲展宽的厉害
或者换个方式问：模拟电路里，不失真衰减脉冲信号，用运放就可以。那么将脉冲不失真的延时20ns，应该怎么实现呢？（直接用走线的不算）
这是一条镜像帖。来源：北邮人论坛 / circuit / #17528同步于 2011/6/16
该镜像源已超过 30 天没有更新，可能在源站已被删除。
Circuit机器人发帖
[求助]谁会恒比定时电路
mayi103
2011/6/16镜像同步4 回复
订阅后，新回复会通过你的通知中心匿名送达。
4 条回复
注意检查一下脉冲的失真是不是由示波器的探头带来的，通常10X的探头有10pF~20pF的输入电容。如果有条件，可以用有源探头。
既然对定时精度的要求这么高，就需要特别注意各种寄生参数带来的失真。
另一点需要特别注意的是对无源元件的选择，电容应该选择低ESR的，电感用之前一定要测一下Q值、自谐振频率等等。
至于信号延时，这要看你的带宽有多大。如果是高频信号，建议使用传输线（就是所谓的直接走线），可以得到相当好的一致性，在TEM模工作下可以保证均匀的时延，但是要注意控制特征阻抗，需要宽带阻抗匹配。
感谢指点，元件选择上，我会再好好考虑下
最后要制版，20ns对应6m长度，蛇形走线也占用太大空间，只能做为最后的方案。FPGA内部走线好，可是逻辑电路进去后都变了方波
自己搭了一倍运放，单级出来8ns延时，可是接两级也不过10ns，很是困惑
还有什么器件或电路，能够利用其传输延时呢？
去网上查一下analog delay line，有专门的芯片。
AD8120应该能满足要求，不过貌似很贵，不知道你有没有预算要求。
至于脉冲展宽的问题，要确认一下是不是由探头引起的。可以在看波形的时候在测试点上再多挂一个探头，看看对波形的影响大不大。
【 在 mayi103 的大作中提到: 】
: 感谢指点，元件选择上，我会再好好考虑下
: 最后要制版，20ns对应6m长度，蛇形走线也占用太大空间，只能做为最后的方案。FPGA内部走线好，可是逻辑电路进去后都变了方波
: 自己搭了一倍运放，单级出来8ns延时，可是接两级也不过10ns，很是困惑
: ...................
附件(448.6KB) AD8120.pdf