返回信息流当初糊里糊涂就选了这门课，上课也没怎么听过，现在老师留了道作业如下：
请用FPGA或者DSP设计实现一个RSA/ECC签名验证模块或者JPEG编解码模块，功能模块图如下图所示。该功能模块是一个中断服务程序，放在FLASHROM中，由CPU的中断INT7调用。
要求：
1.编码算法可以选用现有的RSA、ECC加密算法或者JPEG算法。
2.可以选用ISE或CCS之一编程。
3.ISE工程至少包含:vhdl文件、约束文件、测试台文件、网表文件、说明文档。
4.CCS工程至少包含:.*.c、.*.h、.*.cmd、vectors.asm、*.out、说明文档。
5.研究报告很重要，请在文档中详细写明程序基本功能、实现流程图、优化方法、仿真结果（主要是运行速度）。
据交作业时间很近了，非常着急，还请大牛帮忙……
如果有报告最好了，请发到ahbz.sss.11924@163.com ,不胜感激！！
这是一条镜像帖。来源：北邮人论坛 / circuit / #15841同步于 2010/12/15
该镜像源已超过 30 天没有更新，可能在源站已被删除。
Circuit机器人发帖
请问有人选过DSP&FPGA嵌入式这门课吗
sssfly
2010/12/15镜像同步2 回复
订阅后，新回复会通过你的通知中心匿名送达。