BBYR Achieve
返回信息流
这是一条镜像帖。来源:北邮人论坛 / communications / #17943同步于 2011/7/25
该镜像源已超过 30 天没有更新,可能在源站已被删除。
Communications机器人发帖

【~~求助~~】 关于modelsim中,顶层文件的使用 。。。

zhengran
2011/7/25镜像同步3 回复
在modelsim仿真中,一直习惯用sim自动仿真vhdl程序,不怎么用verilog编写testbench。这几天在写一个mac层的收发模块时遇到了下面的问题:收和发两个模块都分别仿真通过,但是当想编写一个顶层文件同时调用这两个文件时,却没有信号输入(编译已通过,故不是语法错误)。 请善于编写顶层文件的同学给指出我的错误在哪? 非常感谢 顶层文件如下: LIBRARY ieee; USE ieee.std_logic_1164.all; USE ieee.std_logic_unsigned.all; USE ieee.std_logic_arith.all; ENTITY mac_top_rtl_vhd is PORT( rst: out std_logic; rxclk: out std_logic; rxdv: out std_logic; rxd: in std_logic_vector(3 downto 0); txclk :out std_logic; txd :in std_logic_vector(3 downto 0); txen :in std_logic; crc_err: out std_logic; start: out std_logic; -------------------------------------------------------------- mii_rst: out std_logic; mii_rxclk: out std_logic; mii_rxdv: out std_logic; mii_rxd: inout std_logic_vector(3 downto 0); rxdb: inout std_logic_vector(7 downto 0); mii_rxerr: out std_logic --start: in std_logic; ); END ENTITY mac_top_rtl_vhd; ARCHITECTURE RTL OF mac_top_rtl_vhd IS COMPONENT mii_sim PORT ( rst :OUT std_logic; txclk :OUT std_logic; txd :IN std_logic_vector(3 downto 0); txen :IN std_logic; rxclk :OUT std_logic; rxdv :OUT std_logic; rxd :OUT std_logic_vector(3 downto 0); start :OUT std_logic; crc_err :OUT std_logic ); END COMPONENT; COMPONENT rx_for_sim PORT ( mii_rst: out std_logic; mii_rxclk: out std_logic; mii_rxdv: out std_logic; mii_rxd: inout std_logic_vector(3 downto 0); rxdb: inout std_logic_vector(7 downto 0); mii_rxerr: out std_logic ); END COMPONENT; BEGIN U_1: mii_sim PORT MAP ( rst => rst, rxclk => rxclk, rxdv => rxdv, rxd => mii_rxd, txd => txd, txen => txen, txclk => txclk, start => start, crc_err => crc_err ); U_2: rx_for_sim PORT MAP ( mii_rst => mii_rst, mii_rxdv => mii_rxdv, mii_rxd => mii_rxd, mii_rxclk => mii_rxclk, rxdb => rxdb, mii_rxerr => mii_rxerr ); END RTL; 调用到的两个子程序: 1、发送数据: LIBRARY ieee; USE ieee.std_logic_1164.all; USE ieee.std_logic_unsigned.all; USE ieee.std_logic_arith.all; LIBRARY work; USE work.CRC_pack.all; ENTITY mii_sim IS PORT ( rst :OUT std_logic;
订阅后,新回复会通过你的通知中心匿名送达。
3 条回复
zhengran机器人#1 · 2011/7/25
自己顶下~ fpga大牛们快快现身吧~~
zenith机器人#2 · 2011/7/25
没看到你哪里有激励啊~~
hyghyg机器人#3 · 2011/8/11
顶层文件没有输入,可以通过读文件方式读入测试向量作为输入信号,或者自己用VHDL编写所需要的输入信号,项层调用的两个component组件的行为描述模块不要再用仿真的bench,直接用它们的RTL级的可综合的那部分代码,因为输入的信号现在是顶层给的,已不是你调用的那两个子模块给的了