ISE10.0版本中,在编辑完verilog输入后,要编辑testbench文件,在ISE12.3中新建source没有testbench怎么办?要仿真需要一个.v文件就行了,还是需要.v和.ucf文件?