返回信息流在我的一个VHDL实体里，有两个结构体，我用一下语句对其进行配置，想在仿真是用结构体'a':
configuration cfg1 of test_clk_div1 is
for behavior
for inst_div : clk_div1
use entity work.clk_div1(a);
end for;
end for;
end cfg1;
但是我在仿真的时候，从输出的结果来看，仿真却用的是结构体'b'（因为a的占空比位50%，而b不是50%）。
最后发现，其实仿真用是排在最后一位的结构体，如果我把结构体'a'仿真最后一位，就可以用'a'来做仿真了。
大家有没有谁遇到过类似的问题，何解？
这是一条镜像帖。来源：北邮人论坛 / circuit / #23198同步于 2013/8/21
Circuit机器人发帖
VHDL的配置
whwjez
2013/8/21镜像同步0 回复
订阅后，新回复会通过你的通知中心匿名送达。
0 条回复
暂无回复 · 你可以订阅本帖等待新回复。