[求助]VHDL中macrocell的消耗

逻缉的复朵程度…先尽量优化算法，再尽量使用ipcore

【 在 teamo 的大作中提到: 】 : 逻缉的复朵程度…先尽量优化算法，再尽量使用ipcore 额，学长多想了，还用不着这么高级。。 只是现在做数电综合实验，实验室的板子只有128个逻辑单元， 真是头疼。。。

好吧，那就优化一下逻辑就行了，就是说，动动脑筋把实现方法给简化一下。 数电实验的东东，还不至于把那CPLD用满。 【 在 loneliness 的大作中提到: 】 : : 【 在 teamo 的大作中提到: 】 : : 逻缉的复朵程度…先尽量优化算法，再尽量使用ipcore : ...................

要是不声明width。。然后做个除法啊乘法啊什么的还是轻松满了的。。。 【 在 teamo (/ti 'amo/) 的大作中提到: 】 : 好吧，那就优化一下逻辑就行了，就是说，动动脑筋把实现方法给简化一下。 : 数电实验的东东，还不至于把那CPLD用满。

【 在 teamo 的大作中提到: 】 : 好吧，那就优化一下逻辑就行了，就是说，动动脑筋把实现方法给简化一下。 : 数电实验的东东，还不至于把那CPLD用满。 恩，就是不知道该怎么个简化， 所以问下法子。。

【 在 police 的大作中提到: 】 : 要是不声明width。。然后做个除法啊乘法啊什么的还是轻松满了的。。。 请问什么是width啊？ 我觉得就是计数器占得消耗最大了。

【 在 loneliness 的大作中提到: 】 : 请问什么是width啊？ : 我觉得就是计数器占得消耗最大了。 线宽啊 不可能吧，救我个人感觉来说，计数器站的资源是相当少了，就是一个带有置位复位功能的加法器而已

【 在 lanphon 的大作中提到: 】 : 线宽啊 : 不可能吧，救我个人感觉来说，计数器站的资源是相当少了，就是一个带有置位复位功能的加法器而已 恩，但写出来一个两位数BCD码的计数器就要10-20个逻辑单元。 我做数字钟，算上分频、时分秒计数、闹铃时分计数就已经6个计数器了， 加上状态机、显示控制和闹铃整点报时， 128个单元真的很头痛。 现在在想有没有可能把计数器分时复用， 不知道可不可行。。。

【 在 lanphon 的大作中提到: 】 : 线宽啊 : 不可能吧，救我个人感觉来说，计数器站的资源是相当少了，就是一个带有置位复位功能的加法器而已 还有想问下的是对于作逻辑判断的信号，我只关心是为0还是1， 定义成bit型是不是比std_logic要好？