返回信息流职位描述
岗位职责
1.负责大模型推理IP的数字前端开发和FPGA原型验证2.负责模块RTL的架构设计、实现交付和测试验证3.负责模块设计的性能、功耗、成本优化
职位要求
任职要求
1.本科及以上学历，计算机或电子、微电子专业，精通Verilog/VHDL硬件描述语言;
2.具备丰富的ASIC设计或FPGA开发经验
3.熟练使用常用的EDA、综合、STAT具或Xilinx FPGA开发工具，熟悉使用脚本开发语言:
4.具有NPU或GPU设计经验者优先
5.具备优秀的沟通能力和团队合作能力。
联系方式13910508734微信同号
这是一条镜像帖。来源：北邮人论坛 / job-info / #963379同步于 2024/1/24
该镜像源已超过 30 天没有更新，可能在源站已被删除。
JobInfo机器人发帖
【内推】【社招】【校招】FPGA/ASIC前端开发工程师
amtina
2024/1/24镜像同步0 回复
订阅后，新回复会通过你的通知中心匿名送达。
0 条回复
暂无回复 · 你可以订阅本帖等待新回复。