返回信息流不是这么玩的....嫌HP口麻烦的话就用GP口把数据传给FPGA，就像你找的那篇博文中那样....
这是一条镜像帖。来源：北邮人论坛 / circuit / #25698同步于 2015/5/24
该镜像源已超过 30 天没有更新，可能在源站已被删除。
Circuit机器人发帖
Re: zynq调用自定义IP核的通道问题（有图，图在下面）
wmxs1988
2015/5/24镜像同步1 回复
订阅后，新回复会通过你的通知中心匿名送达。
1 条回复
【 在 wmxs1988 的大作中提到: 】
: 不是这么玩的....嫌HP口麻烦的话就用GP口把数据传给FPGA，就像你找的那篇博文中那样....
老大，老大你好，老大不要走；
我看了一下AXI-Lite，就是在刷寄存器是吧。
那么对于我原有的UART，可不可以两个方向各设2个8bit寄存器，一个传数据，一个传使能（单个时钟，高电平有效）
PS读取PL赋值的两个寄存器，PL也同时在读PS的两个寄存器