低级的问题，EVDO的理论速率的2.4M，3.1M是怎么算出来的?

有可能是调制或信道复用 猜测~~

没人会么？2.4M的时候应该是16QAM，难道3.1M是用64QAM

我觉得应该跟捆绑多少个信道，信道带宽，调制方式，收发天线数有关系吧，好像不难算，只是我没算过evdo的。。

EV-DO中的理论上的数据最大速率 EV-DO在满负荷工作传输数据时，前向采用16-QAM调制，一个数据包在一个slot中就可传完，速率是4096/1.666667=2.4576Mbps,但这个极限速率还应该包含控制信息（Control Channel）和其他一些开销，所以理论上EV-DO前向的数据净传输最大速率应小于2.4576Mbps，应该在2.2Mbps左右。 ReleaseA的计算方法差不多，只是一个时隙中传送的数据比特更多了，最多传输5120bit，5120/1.667=3.1Mbps

4楼的解释属于书本上有的解释。 不过，请继续解释一下：书上定义EVDO时隙结构时，一个EVDO的时隙是2048bit，其中数据400×4=1600bit，导频96×2=192bit，MAC 64×4=256bit。依据这样的时隙结构，一个时隙怎么来的5120bit。 另外，对于2、3楼，EVDO前反向速率的3.1Mbps和1.8Mbps的推导应该与调制方式无关，因为，调制后的单位是sps，而不是bps。

弄明白了，EVDO中时隙结构中的数据位是chips。 详细过程是这样的，达到3.072M峰值速率的传输格式为（5120，1，64），即一个时隙传5120bit的数据和64chips的前缀，所以5120bit数据要变换成1600-64=1536chips。5120bit，经过1/3的Turbo，变成15360符号，经过加扰和交织后，再经过16-QAM调制，变成15360/4=3840符号。再经过符号删除，得到1536个符号，然后分成16路，每路96个符号，16阶walsh码扩频，得到96×16=1536chips，然后16路合并传输。