返回信息流怎么在一个进程里实现输入信号里的上升沿触发？比如输入i信号是20-30us是1，其余是0，在信号输入过程中只触发一次想要进行的活动 试了很多种方法都报错 求大神指导
这是一条镜像帖。来源：北邮人论坛 / circuit / #21552同步于 2012/10/30
该镜像源已超过 30 天没有更新，可能在源站已被删除。
Circuit机器人发帖
[VHDL]怎样在VHDL中同时捕捉信号的上升沿
x931206
2012/10/30镜像同步3 回复
订阅后，新回复会通过你的通知中心匿名送达。
3 条回复
好像不难啊
port{ m_signal: in std_logic };
variable R_1: std_logic_vector(3 downto 0);
if(clk'event and clk = 1) then
R_1[3] <= R_[2];
R_1[2] <= R_[1];
R_1[1] <= R_[0];
R_1[0] <= m_signal;
if(R_1 = '0011') then
填你想进行的操作
end if;
end if;
【 在 ggjjrrw 的大作中提到: 】
: 好像不难啊
: port{ m_signal: in std_logic };
: variable R_1: std_logic_vector(3 downto 0);
: ...................
同学，你好。
请教你一下：
vhdl如何编写二进制机器码，
使VHDL编写的CPU接收，
后作出相应的操作呢？
谢谢！！！
【 在 W1039766642 的大作中提到: 】
:
: 同学，你好。
: 请教你一下：
: ...................
传递信号用signal啊