返回信息流
这是一条镜像帖。来源：北邮人论坛 / circuit / #23532同步于 2013/10/18
该镜像源已超过 30 天没有更新，可能在源站已被删除。
Circuit机器人发帖
数电实验新题wishbone通信 希望学长们给思路
mogumogu
2013/10/18镜像同步17 回复
订阅后，新回复会通过你的通知中心匿名送达。
9 条回复
但是没东西能鉴定我这样设计的对不对啊 这个时序只是一个模拟 就算错了也发现不了啊
【 在 a640 的大作中提到: 】
: 需要按照总线的时序以及数据格式去设计，不能直接赋值，地址，数据怎么传输都得按照WISHBONE的规则来。
题目里的主从模块分别是什么？
【 在 mogumogu 的大作中提到: 】
: 但是没东西能鉴定我这样设计的对不对啊 这个时序只是一个模拟 就算错了也发现不了啊
基本要求里有说 主模块是拨码开关 从模块是发光二极管 这些模块都没有 协议要求收发方应该有的接口
【 在 a640 的大作中提到: 】
: 题目里的主从模块分别是什么？
收发方的接口自己在FPGA内部设计即可，收发方寄存器用于存储输入输出数据，接口是控制，地址，数据线互联，发方设计一个发送和接收状态机，收方设计一个发送和接收状态机，仲裁机制怎么实现，需不需要应答什么的，这些东西都是你要自己设计写成代码的，参照协议的详细要求写即可。
【 在 mogumogu 的大作中提到: 】
: 基本要求里有说 主模块是拨码开关 从模块是发光二极管 这些模块都没有 协议要求收发方应该有的接口
要求2不是说了要自己设计测试文件么......那个测试文件里可以进行整个总线功能的完整仿真 可以参考《CPU源代码分析与芯片设计及Linux移植》一书