目前进行基于FPGA的通信协议栈开发,功能模块已经实现完成了,在进行时序分析,出现了很多时序违例的问题,高价求助进行时序方面的指导或能具体修改最好。 价格不敏感 可站内我,或+V 18618322537