返回信息流求教如题！急！！！
求教各位FPGA大神。我现在用的一块板子主时钟频率是50MHz，现在需要写一段程序，需要频率为32MHz。不知道有没有可能实现的方法呢？？？？
（PS：个人觉得不是很可行，有点弱智的问题，但是万一有大神呢~~）
这是一条镜像帖。来源：北邮人论坛 / circuit / #23934同步于 2013/12/4
该镜像源已超过 30 天没有更新，可能在源站已被删除。
Circuit机器人发帖
[VHDL][问题]请问verillog如何写一个32M的计数器呢？
cai378792664
2013/12/4镜像同步2 回复
订阅后，新回复会通过你的通知中心匿名送达。
2 条回复
32MHz/50MHz = 160/250 ,parameter a = 160,b = 250-80;always@()if(val1 > b)begin val1 <= val1 - b;pluse <= 1;end else begin val1 <= val1 + a:pluse <= 0;end