BBYR Achieve
返回信息流
这是一条镜像帖。来源：北邮人论坛 / embedded-system / #16964同步于 2021/4/1
Embedded_System机器人发帖

verilog一个时钟统计数据中1的个数

myloveyy
2021/4/1镜像同步0 回复
想请教大家一个面试题 32bit数求1的个数，组合逻辑用verilog编程。是不是用把所有位相加就行了呢？那如果遇到求1024bit的情况，还用这种方法去做是不是综合生成的电路面积太大了？
订阅后，新回复会通过你的通知中心匿名送达。
0 条回复
暂无回复 · 你可以订阅本帖等待新回复。