返回信息流刚开始看，不是很懂。
在manual上有这么一段话
The MMU can be enabled and disabled by writing the M bit (bit[0]) of register 1 of the System Control coprocessor. On reset, this bit is cleared to 0, disabling the MMU.
这里提到了coprocessor，那意思是一定会有这个coprocessor了？
这是一条镜像帖。来源：北邮人论坛 / embedded-system / #9689同步于 2010/11/2
该镜像源已超过 30 天没有更新，可能在源站已被删除。
Embedded_System机器人发帖
问一个arm的mmu的问题
hman
2010/11/2镜像同步6 回复
订阅后，新回复会通过你的通知中心匿名送达。
6 条回复
找到一个资料，不错
http://infocenter.arm.com/help/index.jsp?topic=/com.arm.doc.ddi0198e/Babefhhe.html
应该是这样子的,那个coprocessor你看看定语,是system control.我很奇怪它为什么这
么定义,就系统控制模块不就完了么,还整个啥协处理器,看着让人眼晕
【 在 hman (Wizard) 的大作中提到: 】
: cp15和这个core的关系是？
: 是不是这个意思，这个arm就出一个core，然后要做成一个芯片还要加上cp15,mmu,cache等东东？ 我有点晕
: ※ 修改:·hman 于 Nov 2 17:36:42 2010 修改本文·[FROM: 64.104.166.*]
: ...................
恩，这个我也挺奇怪，我觉得是这个cp15是必须有的，否则没发用arm了。
另外有个问题，FCSE 将低于32MB的地址根据pid左移，我有点看不懂。
Addresses issued by the ARM9EJ-S core in the range 0 to 32MB are translated in
accordance with the value contained in this register. Address A becomes A + (FCSE
PID x 32MB). It is this modified address that is seen by the caches, MMU, and TCM
interface. Addresses above 32MB are not modified. The FCSE PID is a seven-bit field,
enabling 128 x 32MB processes to be mapped.
这个上面写最多可以有 128 x 32MB个进程，这个怎么算法啊？
我算的是 4G/32M = 128 ， 就是只有128个进程可以运行。 貌似太少了哈
还有， large page descriptor里面有四个 access permission bits, 为啥有四个啊？
到底看哪个呢？
这个ap就相当于x86里面的ring0 ring4之类的？