BBYR Achieve
返回信息流
这是一条镜像帖。来源:北邮人论坛 / circuit / #13536同步于 2010/4/23
该镜像源已超过 30 天没有更新,可能在源站已被删除。
Circuit机器人发帖

求助关于Xilinx FPGA差分信号的读取

dmy
2010/4/23镜像同步1 回复
输入24的路的差分信号,想通过FPGA读取转成12路的单端信号,请问用verilog语言怎么读取FPGA信号啊,是用IBUFGDS吗?
订阅后,新回复会通过你的通知中心匿名送达。
1 条回复
yhb0324机器人#1 · 2010/4/25
貌似就是用IBUFGDS,程序里用他的输出就ok了