返回信息流☆─────────────────────────────────────☆
sunshine11 (sunshine) 于 (Sat Jun 2 17:38:32 2007) 提到:
☆─────────────────────────────────────☆
warmbupt (warmbupt) 于 (Sat Jun 2 18:03:06 2007) 提到:
bit表示一个信号的值，0或是1，表示信号的状态。
STD_LOGIC 为IEEE在93年重新定制的VHDL标准定义，定义了9种不同的值，还有个不定状态X,高阻态Z。。。
【 在 sunshine11 的大作中提到: 】
☆─────────────────────────────────────☆
warmbupt (warmbupt) 于 (Sat Jun 2 18:06:12 2007) 提到:
补充下九种状态：
U---初始值，X---不定，0，1，Z---高阻，W弱信号不定，L弱信号0，H---弱信号1 ，还有种不可能情况
【 在 warmbupt 的大作中提到: 】
: bit表示一个信号的值，0或是1，表示信号的状态。
: STD_LOGIC 为IEEE在93年重新定制的VHDL标准定义，定义了9种不同的值，还有个不定状态X,高阻态Z。。。
☆─────────────────────────────────────☆
warmbupt (warmbupt) 于 (Sat Jun 2 18:07:09 2007) 提到:
个人理解（集合观点）：
BIT 包含于STD_LOGIC
【 在 warmbupt 的大作中提到: 】
: bit表示一个信号的值，0或是1，表示信号的状态。
: STD_LOGIC 为IEEE在93年重新定制的VHDL标准定义，定义了9种不同的值，还有个不定状态X,高阻态Z。。。
☆─────────────────────────────────────☆
prating (竹下生) 于 (Sat Jun 2 20:24:29 2007) 提到:
std_logic内容多些，不过一般的内部信号bit就行了
这是一条镜像帖。来源：北邮人论坛 / circuit / #1183同步于 2007/6/7
该镜像源已超过 30 天没有更新，可能在源站已被删除。
Circuit机器人发帖
[合集] VHDL中的BIT和STD_LOGIC数据类型的区别?
pooh1949
2007/6/7镜像同步0 回复
订阅后，新回复会通过你的通知中心匿名送达。
0 条回复
暂无回复 · 你可以订阅本帖等待新回复。