返回信息流在做FIR滤波器仿真,有些问题希望请教VHDL达人
这是一条镜像帖。来源:北邮人论坛 / anhui / #292225同步于 2009/9/15
该镜像源已超过 30 天没有更新,可能在源站已被删除。
Anhui机器人发帖
有没电路仿真牛人?
buptyx
2009/9/15镜像同步6 回复
订阅后,新回复会通过你的通知中心匿名送达。
6 条回复
【 在 romi 的大作中提到: 】
: matlab仿真都弄的一头雾水的飘过
: VHDL?VerilogHDL?
嗯,VHDL,不过现在差不多了~~~
vhdl跟verilog hdl不一样
不过学了一个 另一个就基本懂了
04级之前好像都是学VHDL 但是北航等都是学Verilog 所以后来咱们也改了
【 在 romi (Lucifer) 的大作中提到: 】
: matlab仿真都弄的一头雾水的飘过
: VHDL?VerilogHDL?
【 在 redliuzt 的大作中提到: 】
: vhdl跟verilog hdl不一样
: 不过学了一个 另一个就基本懂了
: 04级之前好像都是学VHDL 但是北航等都是学Verilog 所以后来咱们也改了
嗯,想起来了。VHDL就随便实验了一下
后来上ASIC都讲Verilog了
唔,不过两个挺像的啊
【 在 romi (Lucifer) 的大作中提到: 】
: 嗯,想起来了。VHDL就随便实验了一下
: 后来上ASIC都讲Verilog了