返回信息流我用Lattice Diamond 2.2 制作一个jed文件，能够确定“.V”文件是对的，管脚约束也设置了，可是生成的Jed文件烧写到CPLD里面后，整个板子的CPU电源模块就不工作了，而且板子的状态灯一直属于常亮的状态，请问大神这是什么问题导致的？
我现在觉得一定是我生成jed的方法流程有问题，但是试了好多，就是找不出问题在哪里啊？
这是一条镜像帖。来源：北邮人论坛 / embedded-system / #14291同步于 2013/12/18
该镜像源已超过 30 天没有更新，可能在源站已被删除。
Embedded_System机器人发帖
[Lattice Diamond 2.2]有用Lattice Diamond制作CPLD或者FPGA经
lovesen
2013/12/18镜像同步0 回复
订阅后，新回复会通过你的通知中心匿名送达。
0 条回复
暂无回复 · 你可以订阅本帖等待新回复。