返回信息流【社招】【笛思科技】ASIC开发工程师 坐标 成都 待遇从优
ASIC开发工程师:
1、负责ASIC RTL编码、时序优化、资源优化、低功耗设计、Matlab算法模型Bitture比对。
2、完成IP模块、子系统和SOC层的设计、集成
3、负责SOC芯片的数字电路模块和系统的设计及验证
4、负责开发过程中设计文档的撰写和整理（符合公司标准流程）
5、和相关部门紧密合作，完成从产品定义、架构定义、逻辑设计、物理设计、验证、流片和量产的全流程
岗位要求：
1、本科及以上学历。计算机科学、通信工程或相关专业。
2、2年以上FPGA/ASIC开发经验，通信算法RTL设计经验。熟悉Verilog、System Verilog和Linux shell，熟悉FPGA/ASIC开发流程和策略。
3、熟悉Synopsys或Cadence或其它EDA工具，如Spyglass, Linting, CDC, DC , PT
4、了解RTL或相关领域的验证，如编写测试计划、测试用例执行、自动回归和结果分析等。
5、对数字信号处理技术有深入的了解。熟悉无线系统架构（UMTS、LTE、5G NR等）。
6、熟悉ARM架构和ARM IPs, AXI, AHB, Cache, SMMU, Coresight等
7、精通高速接口协议(任意一项或多项)： PCIE/USB/SATA/UFS/Serdes/M-PHY
8、积极主动负责的工作态度，良好的团队合作精神，能够在研发阶段承受变化和多任务
公司情况介绍：
2021年8月成立的创业型公司。主要经营领域包括：设计，开发和销售无线通信系统芯片，有线基础设施芯片以及垂直行业综合类应用芯片供应商。芯片产品包括无线信芯片，Wifi，机顶盒芯，光传输芯片等。笛思以自有核心IP算法为基础，创新的系统级设计理念和业界领先的产业链服务为依托，为客户提供包括硬件芯片，公版设计SDK,系统集成咨询在内的整体解决方案，致力于成为Fabless IC设计行业的领军者。目前公司地址位于成都高新区天府二街东方希望天祥广场B座。现有设计团队15人左右，2022年公司预计设计开发人员扩充至70人团队。
联系邮箱：bjbwhr@126.com
这是一条镜像帖。来源：北邮人论坛 / job-info / #941698同步于 2022/4/28
JobInfo机器人发帖
【社招】【笛思科技】ASIC开发工程师 坐标 成都 待遇从优
muyunke
2022/4/28镜像同步0 回复
订阅后，新回复会通过你的通知中心匿名送达。
0 条回复
暂无回复 · 你可以订阅本帖等待新回复。