BYR Achieve · 镜像论坛

☆─────────────────────────────────────☆ LoveMyBaby (宝子) 于 (Wed Apr 16 11:34:10 2008) 提到: Receive_flag1: Process(Rx_K_flag) begin if (falling_edge (Rx_K_flag)) then R_Signal_s <= '1'; else R_Signal_s <= '0'; end if; end process; 这样的想实现Rx_K_flag下降沿R_Signal_s置1，上升沿再置0。modelsim仿真没有问题但是在ISE中综合的时候报错：cannot be synthesized, bad synchronous ！哪位有什么好的办法帮忙解决呀？先行谢过了！ ☆─────────────────────────────────────☆ esam (我晕了～～弈山) 于 (Wed Apr 16 17:52:21 2008) 提到: 我觉得这样的算法没什么实际意义，通常情况下用反相器件可能好一点 ☆─────────────────────────────────────☆ LoveMyBaby (宝子) 于 (Wed Apr 16 19:11:24 2008) 提到: 有意义阿，我正在做的，接收的数据包括一个标志位（1表示控制字符，0表示数据）再转发时需要提供一个使能信号，我就想通过控制位的下降沿触发一个使能信号为1，当碰到上升沿时再置为0 ☆─────────────────────────────────────☆ QuestionMark (问号) 于 (Wed Apr 16 23:00:52 2008) 提到: 对Rx_K_flag延迟一拍得到Rx_K_flag_dly tmp = Rx_K_flag异或Rx_K_flag_dly 用tmp的两个上升沿分别触发整体会延迟一拍不知道能不能满足需要欢迎指正 ☆─────────────────────────────────────☆ QuestionMark (问号) 于 (Thu Apr 17 09:55:58 2008) 提到: DDR是用反相时钟【在 pooh1949 的大作中提到: 】 : 我很好奇DDR是怎么做的。 ☆─────────────────────────────────────☆ pooh1949 (pooh1949) 于 (Thu Apr 17 10:08:17 2008) 提到: 一个时钟还是两个同源时钟？【在 QuestionMark (问号) 的大作中提到: 】 : DDR是用反相时钟 ☆─────────────────────────────────────☆ QuestionMark (问号) 于 (Thu Apr 17 10:20:08 2008) 提到: 印象里DDR标准规定是可以支持一个时钟CK或一组时钟CK、～CK的在一个时钟的情况下，controller需要自己生成反相时钟。如果是FPGA实现的话，可以直接用DCM得到反相时钟【在 pooh1949 的大作中提到: 】 : 一个时钟还是两个同源时钟？ ☆─────────────────────────────────────☆ LoveMyBaby (宝子) 于 (Thu Apr 17 10:31:03 2008) 提到: 我试试！【在 QuestionMark 的大作中提到: 】 : 对Rx_K_flag延迟一拍得到Rx_K_flag_dly : tmp = Rx_K_flag异或Rx_K_flag_dly : 用tmp的两个上升沿分别触发 : ................... ☆─────────────────────────────────────☆ fzylijun886 (北邮人) 于 (Fri Apr 18 12:39:52 2008) 提到: 双向时钟，这在工业界行不通，不信可以问问工作了的人：） ps：不要搞野路子，我以前就是野路子，在后方时遇到很多问题，废了很大的力气才改过来【在 LoveMyBaby 的大作中提到: 】 : Receive_flag1: Process(Rx_K_flag) : begin : if (falling_edge (Rx_K_flag)) then : ................... ☆─────────────────────────────────────☆ QuestionMark (问号) 于 (Fri Apr 18 12:43:26 2008) 提到: 唉苦于没有正路的机会和环境啊。。。不过这个ddr双向时钟，之前是用xilinx的ipcore，里面用双向时钟了请教一下，如果正规的方法该咋弄，望赐教：）【在 fzylijun886 的大作中提到: 】 : 双向时钟，这在工业界行不通，不信可以问问工作了的人：） : ps：不要搞野路子，我以前就是野路子，在后方时遇到很多问题，废了很大的力气才改过来 ☆─────────────────────────────────────☆ teamo (云漫天涯) 于 (Fri Apr 18 13:52:51 2008) 提到: 同问，正路是啥样子的？【在 QuestionMark (问号) 的大作中提到: 】 : 唉苦于没有正路的机会和环境啊。。。 : 不过这个ddr双向时钟，之前是用xilinx的ipcore，里面用双向时钟了 : 请教一下，如果正规的方法该咋弄，望赐教：） : ................... ☆─────────────────────────────────────☆ fzylijun886 (北邮人) 于 (Sat Apr 19 01:25:04 2008) 提到: 双相时钟或者四相时钟有很多产生方法，加个反相器不就是双相输出了么【在 QuestionMark 的大作中提到: 】 : 唉苦于没有正路的机会和环境啊。。。 : 不过这个ddr双向时钟，之前是用xilinx的ipcore，里面用双向时钟了 : 请教一下，如果正规的方法该咋弄，望赐教：）

[合集] 【求助】如何实现信号的上升沿和下降沿都触发！