威盛笔试题之一 - PCB相关

a)top和in1层的参考平面为GND，IN2和BOT曾的参考平面为VCC。特征阻抗的计算公式中有距离参数。IN1和IN2层应垂直走线，降低干扰。阻抗匹配的目的是防止回波，方法布线时计算线宽和层厚及源端加匹配电阻等。 b)差分线走线要等长及3W原则。不能加地线。 c)当前走线中信号影响周边走线，可以增加线宽、走线之间加入地线、走线下有地层，要减小信号回路面积。

这里的3w是啥？ 【 在 lxfcys (lxfcys) 的大作中提到: 】 : a)top和in1层的参考平面为GND，IN2和BOT曾的参考平面为VCC。特征阻抗的计算公式中有距离参数。IN1和IN2层应垂直走线，降低干扰。阻抗匹配的目的是防止回波，方法布线时计算线宽和层厚及源端加匹配电阻等。 : b)差分线走线要等长及3W原则。不能加地线。 : c)当前走线中信号影响周边走线，可以增加线宽、走线之间加入地线、走线下有地层，要减小信号回路面积。 : ...................

线边到边的间距大于线宽3倍 【 在 teamo 的大作中提到: 】 : 这里的3w是啥？

差分线也3w？我记得应该是尽量贴近，等长 【 在 lxfcys 的大作中提到: 】 : a)top和in1层的参考平面为GND，IN2和BOT曾的参考平面为VCC。特征阻抗的计算公式中有距离参数。IN1和IN2层应垂直走线，降低干扰。阻抗匹配的目的是防止回波，方法布线时计算线宽和层厚及源端加匹配电阻等。 : b)差分线走线要等长及3W原则。不能加地线。 : c)当前走线中信号影响周边走线，可以增加线宽、走线之间加入地线、走线下有地层，要减小信号回路面积。

1、top以GND为参考平面，bottom以VCC为参考平面（前提是VCC在分割的情况下，对于某一段线来说是完整的），IN1和IN2尽量不走高速线，如果走高速线，IN1和IN2均为带状线，需要两个参考平面，两层布线要相互垂直，这样IN1、IN2都以GND和VCC作为平面。 阻抗匹配的目的是抑制反射，方法有：源端串联匹配、终端并联匹配等，具体分类方法记不清。 2、一对差分线之间要等宽、等长，非等长匹配部分要等间距，最多打两次孔。一对差分线间不加底线，保证耦合度；差分对之间保证3W，应加底线（或网格铺铜不连地），减小串扰。 3、串扰定义记不清，好像是高速信号切换时引起变化磁场，该磁场在旁边信号处引起变化的电场，从而作用于其电感引起等效电流，再导致干扰电压的出现。抑制串扰的方法，主要是增大间距，其他方法如使用切换频率较低的芯片等，不是主要解决方案 哈哈 个人理解，进攻参考 3、