返回信息流在差分对前仿真,确定约束条件主要包括哪些内容
例如差分组空控制一般怎样整到目标阻抗附近
约束条件怎样确定?这个比较重要
在确定约束条件的过程中,主要考虑哪些限制条件?
对于差分对了说1G以下的对过孔以及连接器有没有要求,
对差分对设计约束制定以及验证过程的比较详细的介绍 尤其是约束制定
以上是此君原话,我看不懂、、,跪求论坛牛人解答。
PS:此人在上海大唐某分公司做研究生,大家有啥问题可以交流
这是一条镜像帖。来源:北邮人论坛 / embedded-system / #11822同步于 2012/3/2
该镜像源已超过 30 天没有更新,可能在源站已被删除。
Embedded_System机器人发帖
求助,一哥们做PCB板子,关于信号完整性分析
zyz
2012/3/2镜像同步8 回复
订阅后,新回复会通过你的通知中心匿名送达。
8 条回复
还是去电路板问问吧,信号完整性要专业的做硬件的来了。
【 在 zyz (赵电驴) 的大作中提到: 】
: 在差分对前仿真,确定约束条件主要包括哪些内容
: 例如差分组空控制一般怎样整到目标阻抗附近
: 约束条件怎样确定?这个比较重要
: ...................
错别字太多了。。你也不改改。。。
找本信号完整性的书看看呗
阻抗一般都是拿2维场求解器算出来的。。简单点的话用txline就行了。。
不过要知道pcb的参数。。比如介电常数和电介质的厚度什么的。。
至今不知道到差分的都该约束啥。。
约束个失配长度什么的么。。一堆差分线可以约束个长度么。。囧
没用过1G的插接件。。估计那种最挫的排针没戏。。好似有个叫samtec的厂商很擅长产
高速插接件的样子。。。
像我这种怂人最多到最后仿仿眼图什么的。。。最多最多了。。
ps。信号完整性一般论信号上升下降时间。。1G的信号可以有1ns的上升时间也可能有0
.1ns的上升时间。。0.1ns的会引起各种各样可怕的问题。。。
【 在 zyz (赵电驴) 的大作中提到: 】
: 在差分对前仿真,确定约束条件主要包括哪些内容
: 例如差分组空控制一般怎样整到目标阻抗附近
: 约束条件怎样确定?这个比较重要
: ...................
【 在 police 的大作中提到: 】
: 错别字太多了。。你也不改改。。。
:
: 找本信号完整性的书看看呗
: ...................
终于有人回复了,泪奔啊,感谢!
我也想改改,这术语咱也不懂啊
首席硬件工程师啊
【 在 police (没头脑和不高兴) 的大作中提到: 】
: 错别字太多了。。你也不改改。。。
: 找本信号完整性的书看看呗
: 阻抗一般都是拿2维场求解器算出来的。。简单点的话用txline就行了。。
: ...................