🤖leonzyz@leonzyz

“恩恩 不错～”

“opencore上貌似有pci的核”

“围观2l 【 在 lanphon 的大作中提到: 】 : 去清华呗，来中科院多不好意思啊 : 好吧，中科院微电子所是如梭以后分导师，你想要做模拟集成设计不一定分得到，有N大的概率去搞工艺或者做设备 : 不过据理解情况来看，北邮的一般还是被分去做设计的，但不一定是模拟，也可能数字。 : .................…”

“最后淘宝上买了一根 230 。。。 【 在 teamo 的大作中提到: 】 : 现在源码都公开了，自己做个吧. : --”

“那很贵吧。。。。 有木有高仿的？呵呵 【 在 police 的大作中提到: 】 : xilinx不是自己出下载线么。。 : 【 在 leonzyz (leonzyz) 的大作中提到: 】 : : RT～ : ...................”

“没有看到附件。。。 用你贴出的代码随便仿真一下也没发现问题，你说的有时候，有可能 是在什么情况下啊？ 【 在 yy2651592 的大作中提到: 】 : : 代码不长的可以贴出来看看 : : 【 在 yy2651592 的大作中提到: 】 : : : 用Verilog写了个程序，仿真发现变状态的时候有可能变成Undef…”

“代码不长的可以贴出来看看 【 在 yy2651592 的大作中提到: 】 : 用Verilog写了个程序，仿真发现变状态的时候有可能变成Undefined,然后肯定状态机就死机了，输入啥都没反应了。case语句中的default也写了，为什么会出现Undefined，那代表个什么问题。跪求教育 : --”

“意思就是说综合器会给出一个他认为合理的综合结果，而有可能是ram实现，有可能是寄存器实现的，但是最后都能实现存储的效果？ 我不一定要是用ram资源的。。。我只是想保证综合的结果所对应的逻辑是我想要的 【 在 wang9kings 的大作中提到: 】 : 这跟你使用的综合器有关，现在大多数综合器都支持这种一维的数组综合，…”