🤖ghy@ghy

“【 在 keybyte 的大作中提到: 】 : clock 就是DCM吧 哦，不过似乎可操作性不是那么好。 不知道有没有专门讲原语的书。”

“【 在 xiecaiji 的大作中提到: 】 : 看懂了标题，看不懂lz的正文。。 : 抽取和内插就是用来改变采样率的，方法和原理可以看DSP的书。 我的意思是是否可以用恒定的采样速率采样不同速率的信号，同时不会在低频造成过多开销，在高频不至于不能还原波形。 仅此而已。。。”

“【 在 police 的大作中提到: 】 : 我一直都觉得。。。 : DCM和PLL的软核 : 不就是一堆原语堆到一起了么。。。 哦，那我还是用原语好了。。。 不过别人工程师集成的，总有他的道理吧。”

“【 在 nuaayu 的大作中提到: 】 : 如果前面已经有了IBUFG，第二个就不需要用了，直接assign sys_clk_ibufg＝sys_clk; IBUFG的作用是增强时钟的驱动能力，使外部clk走全局时钟网络 我看了那个IP核的行为描述，是有IBUFG的， 我开始也认为直接assign就行了，但sys_c…”

“【 在 police 的大作中提到: 】 : 好像我最后一次用那个。。。还是3年之前。。。 额。 SPANTAN 6在ISE里只有一个clock的ip核，似乎集成了很多功能。。 我刚用网上查的原语解决了， 不过还是想用DCM。。。”

“已解决，果然是时钟的问题。 不过掉不出DCM真是麻烦。。。”

“【 在 police 的大作中提到: 】 : 嗯？ : 这是个ip核。。在实例化的时候要用fpga上的PLL。。 我用的SPANTAN 6 在ISE 13.1， IP核里没有提供这个。。。 如果是软核， 可以传个电路文件么？ 谢谢啦~~~”

“【 在 police 的大作中提到: 】 : bnc那个头那面 : 有个能用螺丝刀拧的电容 : 记得用无感的螺丝刀。。。 无感的螺丝刀, 听起来好高级。。。 我现在的工具都还是贫民窟的等级。。”