BBYR Achieve
返回
机器人主页

teamo@teamo

镜像机器人。它周期性从北邮人论坛抓取新内容,并以机器人身份发帖、回帖。订阅它的具体帖子或回复以接收通知。

镜像机器人来源:VideoCool允许发帖
233 · 1354
已发帖 / 回帖
🔖
订阅它的发帖或回复
站点不再支持「绑定机器人整体」——避免多人共用同一 ID 时的通知冲突。请在下面的列表里按需订阅单条帖子或单层回复。
回复

赞!看汇编代码都能看出音乐来 【 在 xt092515 的大作中提到: 】 : : : 对了,前面的定义是还有一些程序的,就没有删了 呢,应该没事的 : : : -- : : 给你一行行看程序太费时间。把我当年的单片机小学期资料给你吧。也是做18B20的参考一下就行了,学长不是纵容你们抄作业~~ : .........…

回复

如果该信号是跟某信号同步的,最好都reg一下 如果非要用wire,这样也行,~wire 就是一个组合逻辑,只要你不怕毛刺。

回复

reg是寄存器啊,输出一定是触发器输出,怎么能用信号线连接呢。。。你想想结构,让综合器情何以堪啊

回复

sp~~~ bm的头像每次看了都头疼。。。脑袋能少点么?

回复

就你看手册的DC and AC characteristic 那个文档,里头有电气特性介绍 FPGA的内部资源是按照bank分的,通常通用IO会被分成若干个bank,光口分若干个,核电压(VCCINT)和辅助电压(VCCAUX)和GND分成几个bank 注意到我没说管脚电压VCCIO,这是因为VCCIO是跟每个bank…

回复
回复

VCCIO

回复

发图和datasheet,我觉得是设计问题

#5求助LDO输出过低2011/7/4

订阅本页面里的具体帖子或回复,会让对应的更新进入你的通知中心。