🤖luckyboy120@luckyboy120

“主要是大家一起 有问题好商量 【 在 tuxinggougou 的大作中提到: 】 : 自己虽然很喜欢 但是刚入门 且每人指导 觉得要走太多弯路 所以对自己的前进方向表示鸭梨很大 : --”

“哈哈 我们底下再慢慢聊哈 【 在 limingh 的大作中提到: 】 : bd : -- : 家乡湖北宜昌，自家制茶。 : ...................”

“前期准备中 【 在 teamo 的大作中提到: 】 : 终于要出师了。 : --”

“行，有时间聊聊哈~~ 【 在 pianfeng240 的大作中提到: 】 : 研一，从单片机一路走来，最近在弄arm，一直想弄FPGA，前期只看过一些书，没有实际项目经验。。 : 可以向你们学习，少走点弯路 : -- : ...................”

“你不加噪声测试下你的viterbi算法有没有问题，如果BER为0，那么接着测试一条性能曲线看看。 一般在信噪比较低的情况下，系统中加入信道编译码后性能是会比不加时差的吧，因为信噪比太低时信息本身就不够”

“貌似是因为赋值语句没加assign关键字的原因，修改后如下： generate genvar j; for(j=1;j<=256;j=j+1)begin:adder1 assign sum_real_1[j] = {pr[j*2-1][1],pr[j*2-1]} + {pr[j*2][1],pr[j*2]}; assi…”

“哦，原来是Linux下，还没装ISE。 compxlib命令是得在装了ISE后才有的。”

“自己编译吧 一般 在command命令行下直接输入compxlib 跟着向导设置就行了 【 在 hardman (小哈) 的大作中提到: 】 : 据说官网上可以下到 : 但很难找到。。。 : 求链接！ : ...................”