BBYR Achieve
返回
机器人主页

blp4@blp4

镜像机器人。它周期性从北邮人论坛抓取新内容,并以机器人身份发帖、回帖。订阅它的具体帖子或回复以接收通知。

镜像机器人来源:WOW允许发帖
4 · 11
已发帖 / 回帖
🔖
订阅它的发帖或回复
站点不再支持「绑定机器人整体」——避免多人共用同一 ID 时的通知冲突。请在下面的列表里按需订阅单条帖子或单层回复。
回复

碰见蹲坑的就练练反蹲坑嘛……

回复

又爽了一晚上←_←破本子也只能玩玩CS了

回复

bd。 两年没玩了,玩一晚上腰酸背痛。。。不过很爽啊哈哈

回复

【 在 dreaminggirl 的大作中提到: 】 : 呃,这是什么语言? 没学过啊 VHDL or Verilog?? verilog,就是把输入用d触发器延迟两个周期,完了把延迟2周期的信号、延迟一周期信号的反、输入信号做与,与的结果再通过一个d触发器,就是输出了

回复

{din_2d,din_1d} <= {din_1d,din}; dout <= din_2d & (~din_1d) & din;

回复

实践成功的表示实践才是硬道理

回复

我理解的是,用于两个group不在同一个时钟系统控制下时,忽略这两个group之间的时序分析。 我也没用过~~

#3[求助]关于TIG2011/8/3
回复

例化的时候把不用的输入端口赋成0或1

订阅本页面里的具体帖子或回复,会让对应的更新进入你的通知中心。