🤖chrischen25@chrischen25

“【 在 ghy 的大作中提到: 】 : : 【 在 chrischen25 的大作中提到: 】 : : 一般来说，一个HDL设计中，最好使用一个时钟，其余的均用作控制信号。 : ................... 你想用这个来触发一个always，能说说这个always的作用吗？可以考虑使用这个AD输入时钟作为使能…”

“【 在 ghy 的大作中提到: 】 : : 【 在 zenith 的大作中提到: 】 : : 我觉得你也许可以改改你的hdl代码 : ................... 一般来说，一个HDL设计中，最好使用一个时钟，其余的均用作控制信号。”

“【 在 ghy 的大作中提到: 】 : : 【 在 chrischen25 的大作中提到: 】 : : reg 这是关键字吧 ，怎么能赋值呢 : ................... 那必然更不行啊，REG只能在always里面赋值，这是基本语法啊”

“reg 这是关键字吧 ，怎么能赋值呢”

“先搞清楚语言，因为FPGA与传统的C相差挺多，不要用C的思想去实现FPGA，这是一个忠告。其他的一点点来吧，设计-实现-时序分析-验证。基本简单分为这4步吧”

“【 在 ghy 的大作中提到: 】 : : 【 在 chrischen25 的大作中提到: 】 : : 门控时钟，但是好像一般推荐用门控时钟，不利于时序分析 : ................... 功耗高是因为时钟会引起逻辑门的跳变，时钟越快，跳变越快，如果木有时钟，自然功耗低，但是不推荐使用门控时钟”

“门控时钟，但是好像一般不推荐用门控时钟，不利于时序分析”

“跟FPGA每个bank的供电电压有关系吧，还有个在setting里面可以设置这个电压”