Circuit
学术科技 · 当前来自首页固化板块目录。
用三极管放大器能实现么。。。？ 1mW对三极管来说是不是太小了？
使用ATMega88实现HTTP/TCP（AVR Web服务器） （转载自OURAVR） HTTP/TCP with an atmega88 microcontroller (AVR web server) Abstract: 摘要 This is a continuation of the article An AV…
哥哥姐姐们谁有电子电路考研真题答案？有的能否给小弟一份？将感激涕零。
RT 假设有一个好大的项目（真正做东西的话，上个十几M的verilog文档很正常），给定一个模块名称，有没有什么工具可以递归查找此模块引用的所有子模块？ 更高点儿的要求，要求找出在实例化的名字，并绘制树状图。 有没有这样的工具？？？见有一些SPEC书中前端部分都给一个architecture，ascii绘制的树状图也蛮…
【 以下文字转载自 BoardManager 讨论区 】 发信人: clean (焦躁三人组|晴～の天～ㄨ～！), 信区: BoardManager 标 题: 【公告】任命【UZ】为【Circuit】版版主 发信站: 北邮人论坛 (Mon Nov 15 22:49:52 2010), 站内 经 UZ 申请，并由站务委员…
从一个模块出来的总线高位和低位给到不同端口，请问怎么连线，如图： 就像下图中Quartus的道理一样，怎么办啊？
要做一个很小的项目。。。。。。。 目前要实现一小部分，从一堆数（存在内存中，目前只要用文件模拟）里面找到最小的K个，存到一个地方。从来没接触过verilog。。。老板急着要我做出来。。。今天发怒了。。。。。。 求大牛带啊。。。。。。。小弟感激不尽，各种BG。。。。。。5555555555555！！！！！！！
想用一个整数来控制循环，可是定义integer i；后出现如下错误 ** Error: E:/knn/knn.v(14): near "integer": syntax error, unexpected "integer" 在另外一个文件中，同样的方法定义了一个integer j;，错误如下： ** Error: E…
哪位朋友有这方面的专业课资料啊，可否共享一下呢 不知道在职考研的专业课考试之前是否有辅导班？
就是器件管脚是平行的，电路板上的连接器是垂直于板子的，而器件又不能垂直放置，不知道说清楚了没
reg delayed,advanced,Tff; ---这个寄存器的Tff是存值的还是T触发器？ always@(posedge IDclock) begin if (reset) begin Tff<=0; delayed<=1;advanced<=1; end else begin if (inc_pulse) …
最近无聊，想看一下CPU 哪位有Opencores组织搞出来的OpenRisc1200的verilog代码么？能给我一份吗？ 刚去官网注册，说正在等approvel呢 btw:还有木有闲的那个啥疼的人，一块来研究撒 囧，忘记联系方式了，lanphon # G
做个小东西，实在进展不下去了。求大牛帮助，好加快点进展，有BG哈~
基于国内设计行业对 FPGA 系统设计的强大需求 - 嵌入式系统总线 AXI4 的设计，PlanAhead? 的设计，Spartan?-6 和 Virtex?-6 的设计，赛灵思亚太区客户培训，联同依元素科技公司(E-Elements)，以赛灵思最新的客户培训课程，携手在北京举办大规模的千人免费新课程技术研讨会。同时亦…